PATENT ARSTRACTS OF JAPAN

(11) Publication number:

06-029811

(43) Date of publication of application: 04 02 1994

(51) Int.Cl.

H03K 17/693

(21) Application number: 05-

(71) Applicant : SANYO ELECTRIC CO LTD

057457

UDA NAONORI

(22) Date of filing:

17.03.1993 (72) Inventor:

HARADA YASOO

(30) Priority Priority number:

04122604 Priority date:

15.04.1992 Priority country:

. IP


(54) FET SWITCH

(57) Abstract:

PURPOSE: To obtain the FET switch to which an optimum characteristic for each transmission path is provided and manufactured in matching with other devices

to be integrated.

CONSTITUTION: The switch is provided with a small signal transmission path 1 provided with FETs 2.3 and through which a reception small signal inputted from an antenna 10 is sent and with a power transmission path 11 comprising FETs 12,13,14 and through which a transmission power signal is sent to the antenna 10. Either of the transmission paths 1,11 is used selectively. The FET circuit configuration differs from the transmission paths 1.11 and the FETs with different characteristics are employed for the paths 1.11.



LEGAL STATUS

[Date of request for examination]

16.03.2000

[Date of sending the examiner's decision of rejection)

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3)日本国特許庁 (I P)

(12) 公 開 特 許 公 報 (A)

FΙ

(11)特許出願公開番号 特開平6-29811

(43)公開日 平成6年(1994)2月4日

1)IntCL3 H 0 3 K 17/693 接到記号 庁内整理番号 A 8221-5.I

技術表示箇所

審査請求 未請求 請求項の数1(全 5 頁)

出)出頭委員

特顆平5-57457

平成5年(1993)3月17日

32)優先日

31) 優先福主張委号 特額平4-122604

33)優先権主張區

平4(1992)4月15日 · 日本 (JP)

(71)出頭人 000001889

三岸電機株式会社

大阪府守口市京阪本通2丁月5季5号

(72)発明者 宇田 尚典

大阪府守口市京阪本通2丁目18番急 三洋 電視株式会社内

(72)発明者 原田 八十浩

大阪府守口市京阪本通 2 丁目18番地 三洋 電板株式会社内


(74)代理人 弁理士 河野 登夫

[54] 【発明の名称】 FETスイッチ

(57) (~~%]

(E 各伝送経路に最適な特性を持たせることがで き、一体化すべき他のデバイスに合わせて作製可能なF ETスイッチを提供する。

【補成】 FET2.3から構成され、アンテナ10から 入力される受信用の小信号を伝送する小信号伝送経路1 と、FET12, 13, 14から構成され、送信用の電力信号 をアンテナ10に伝送する電力伝送経路11とを切り換える FETスイッチ。各伝送経路1,11において、FETの 回路構成が異なっており、しかも特性が異なるFETが 使用されている.



【特許請求の範囲】

【請求項1】 FETにて構成されている複数の伝送経 路に対する信号伝送を切り換えるFETスイッチにおい て、各伝送経路を構成するFETの同路構成が異なって いるか、及び/または各伝送経路が異なる条件のFET で構成されていることを特徴とするFETスイッテ。 【発明の詳細な説明】

(00011

【産業上の利用分野】本発明は、それぞれがFET(Fi eld Effect Transisitor) にて構成されている複数の伝 10 送経路に対して伝送切り換えを行なうFETスイッチに 関する.

[0002]

【従来の技術】ディジタルコードレス電話、ディジタル 自動車電話等のアンテナスイッチの場合には、1個のア テナにて送信、受信動作を行なっており、アンテナに て受信された徴弱な信号を伝送する一系統の伝送経路 と、送信用の中電力 (100 mW程度) をアンテナに伝送 する他系統の伝送経路とを切り換える際に、FETスイ ッチが停用されている。

【0003】 図6は、従来のFETスイッテの構成図で あり、一方の第1伝送経路61はFET62とFET63とか ら構成され、他方の第2伝送経路71はFET72とFET 73とから構成されている。各FET62, FET63, FE T72, FET73は同一のプロセス条件にて作製されてお り、また、FET62, FET72は同一のFETであり、 FFT63、FET73は同一のFETである。以上のよう に、第1伝送経路61及び第2伝送経路71は互いに対称な FET回路構成を有している。

[0004] また、図7は従来のFETスイッテの他の 30 構成を示す図であり、一方の第1伝送経路81はFET82 FET83とFET84とから構成され、他方の第2伝送 - 『経路91はFET92とFET93とFET94とから構成され ている。各FET82, FET83, FET84, FET92, FET93, FET94は同一のプロセス条件にて作製され ており、また、FET82とFET92、FET83とFET 93. FET84とFET94とは、それぞれが同一のFET である。以上のように、第1伝送経路81及び第2伝送経 路91は互いに対称なFET回路構成を有している。

【0005】このように、従来のFETスイッチは、汎 40 用性を特たせるために、各伝送経路は互いに対称なFE T回路構成を有し、しかも各伝送経路を構成するFET 自体のプロセス条件も同一にしている。

【0006】ところで、アンプ、ミキサ等の他のデバイ スとスイッチ回路とを組み合わせる場合、マイクロ波領 域では、スイッテ回路はこれらのデバイスとは別に作製 しておき、接続されるデバイスの集積回路の特性に合っ たスイッチ回路を選択して、両者を組み合わせている。 [0007]

が高度になるにつれて、アンプ、ミキサ等の他のデバイ スとスイッテ回路とを一体化してMMIC化する傾向が ある。このような場合にあっては、従来のFETスイッ テのように、FETの同路構成が各伝送経路間で対称で あってしかも構成FETが各伝送経路毎に同一である と、一方の伝送経路の特性には最適であるが他方の伝送 経路の特性には適していなかったり、どちらの伝送経路 に対してもある程度の特性は得られるが十分ではなかっ たりするという課題がある。

【0008】 本発明は斯かる事情に鑑みてなされたもの であり、各伝送経路に伝送されるそれぞれの信号に対し て最良の特性を持たせることができるFETスイッチを 提供することを目的とする。

[00009]

【課題を解決するための手段】本発明に係るFETスイ ッテは、FETにて構成されている複数の伝送経路に対 する信号伝送を切り換えるFETスイッチにおいて、各 伝送経路を構成するFETの回路構成が異なっている か、及び/または各伝送経路が異なる条件のFETで積 成されていることを特徴とする。

[0010]

「作用」本祭明のFETスイッチでは、各伝学経路間に おけるFETの回路構成を異ならせて非対称とするか、 及びノまたは各伝送経路において使用するFETの特性 を異ならせている。従って、各伝送経路毎に最適な特性 を持たせることができ、また、一体化するデバイスに合 わせた最適のFETを各伝送経路等に設置できる。 (0011)

(実施例) 以下、本発明の実施例について、携帯電話用 のアンテナスイッチに本発明を適用した場合を何とし て、具体的に説明する。

[0012] (第1実施例) 図1は、本発明に係るFE Tスイッチ (携帯電話用のアンテナスイッチ) の構成図 である。このFETスイッチには、アンテナ10から入力 される微弱な電力を小信号として小信号増幅器(図示せ ず)に伝送するための小信号伝送経路1と、電力増幅器 (図示せず) からの送信出力 (中電力) をアンテナ10に 伝送するための電力伝送経路11とが存在する。 小信号伝 送経路1は、FET2とFET3とから構成され、電力 伝送経路11は、FET12とFET13とFET14とから構 成されている。

【0013】 小信号伝送経路1において、FET2のド レイン (D) はアンテナ10に接続し、FET2のゲート は一方のゲート端子aに接続している。FET3のゲー トは他方のゲート端子もに接続し、FET3のドレイン (D) は接地されている。FET2及びFET3のソー ス (S) は、小信号増幅器に連なる小信号出力端子 c に 接続されている。また、電力伝送経路11において、FE T12のドレイン (D) はアンテナ10に接続し、FET13 【発明が解決しようとする課題】しかしながら、集積化 50 のドレイン (D) は接地され、FET14のドレイン

(D) は電力増幅器に連なる電力入力端子 d に接続され ている。 冬FET12, 13, 14のソース (S) は互いに接 続している。FET13のゲートは一方のゲート端子aに 接続し、各FET12, 14のゲートは他方のゲート端子b に接続している。

【OO14】FETスイッチを構成するこれらの各FE Tは、ゲート終子a、bへの印加ゲート電圧(Vg)によ リオン、オフが制御される。ゲート端子aに $V_g = 0V$ の電圧が印加されている場合には、ゲート端子bにはV g =-3V(または-5V)の電圧が印加され、これと 10 は逆に、ゲート端子aにVg =-3V (または-5V) の電圧が印加されている場合には、ゲート端子bにはV g = 0 Vの電圧が印加されるようになっている。そし T、 $V_R = 0$ Vの電圧が印加されると各FE T はオンと なり、Vg =-3V (または-5V) の電圧が印加され 」と各FETはオフとなる。

【0015】図1に示すように、小信号伝送経路1と電 力伝送経路11とにおいてFETの回路構成は非対称であ る。更に、各伝送経路1,11において、スレッシュホー ルド電圧 (Vth) が異なるFETを使用している。例え 20 ばゲート質圧がオン時0V.オフ時-5Vの場合、小信 寿伝送経路1では、直列FET2のしまい値電圧Vthは -2.6 V、分終FET3のVthは-4.3 Vであり、また 電力伝送経路11においては、直列FET12, FET14の Vthは-4.3 V、分路FET13のVthは-2.6Vであ る。このように、小信号伝送経路1の直列FETのVth と同じVthを持つFETを電力伝送経路11の分路FET に使用し、また電力伝送経路11の直列FETが有するV thと同じVthのFETを小信号伝送経路1の分路FET として使用している。なお、電力伝送経路11において2 30 個の直列FET12, 14を設けている理由は、非線形性を jぐためである。各伝送経路1,11におけるFETの回 路線成及び各伝送経路1,11において使用する各FET の特性は、伝送される信号に合わせて最良の特性を各伝 送経路1,11に持たせるべく決定される。

【0016】次に、動作について説明する。アンテナ10 が小信号を受信した場合には、ゲート端子ak0VのV g を印加し、ゲート端子bに-3V (または-5V) の Vgを印加する。そうすると、FET2,13はオンとな り、FET3, 12, 14はオフとなる。従って、アンテナ 40 10にて受信された小信号は小信号伝送経路1に入って、 電力伝送経路11には入らない。そして、FET3はオフ 状態であるので、その小信号は小信号出力端子cに達す る。ここで、FET13をオンとしている理由は、電力伝 送経路11に湿れて入った極めて微弱な小信号をアースに 流して電力入力端子とに達することがないようにするた めである。

【0017】アンテナ10に送信用の中電力を伝送する場 合には、ゲート端子aに-3V(または-5V)のVg

T3, 12, 14はオンとして、FET2, 13をオフとす る。電力入力端子はに入力された電力信号は、FET 2,13がオフ状態であるので、電力伝送経路11(FET 14, 12) を経てアンテナ10に確実に供給される。ここ で、FET3をオンとしている理由は、小信号伝送経路 1に漏れて入った徴弱な電力信号をアースに流して小信 号出力端子cに達することがないようにするためであ **5.**

【0018】ところで、各伝送経路毎に作製条件が異な るFETを設けることは、作製プロセスの増加につなが る可能性があると考えられる。しかしながら、小信号増 幅器及び電力増幅器と図1に示すようなFETスイッチ とを一体化する場合、小信号増幅器のFETとFETス イッチの小信号伝送経路1におけるFETとを同一に し、また電力増幅器のFETとFETスイッチの電力伝 送経炎11におけるFETとを同一にすることによって、 プロセスを増やすことなく、FETスイッチとデバイス とを一体化することができ、上述のような可能性は希有 である.

【0019】以上のように、第1等前領では、小信号伝 送経路1と電力伝送経路11とにおいて、FETの回路構 成を異ならせ、しかも特性が異なるFETを使用してい るので、各伝送経路1,11それぞれに最良の特性を持た せることが可能である。

[0020] (第2実施例) 図2は、本発明に係るFE Tスイッチ (誘答電話用のアンテナスイッチ) の他の襦 成を示す図である。このFETスイッチには、図1に示 す第1実施例と同様に、アンテナ10にて受信される小信 号を小信号出力端子 c を介して小信号増幅器 (図示せ

ず) へ伝送する小信号伝送経路21と、電力増幅器 (図示 せず) からの送信出力を電力入力端子 dを介してアンテ ナ10へ伝送する電力伝送経路31とが存在する。小信号伝 送経路21はFET22から構成され、電力伝送経路31はF ET32とFET33とから構成されている。この第2実施 例も、第1実施例と阿様に、小信号伝送経路21と電力伝 送経路31とにおいて、FETの回路構成が異なってお り、しかも特性が異なるFETを使用しているので、各 伝送経路21,31それぞれに最良の特性を持たせることが できる。なお、この第2実施例の動作は、前述の第1実 施例の動作に準じて同様に考えられるので、その説明は 省略する.

【0021】 (第3実施例) 図3は、本発明に係るFE Tスイッテ (携帯電話用のアンテナスイッチ) の構成図 である。この第3実施例は、各伝送経路におけるFET の回路構成は同じであるが、各伝送経路が異なる条件の FETで構成されている。このFETスイッテには、ア ンテナ10から入力される徴弱な電力を小信号として小信 号増幅器(図示せず)に伝送するための小信号伝送経路 41と、電力増幅器 (図示せず) からの送信出力 (最大20 を印加し、ゲート端子bにOVのVg を印加して、FE 50 dBm)をアンテナ10に伝送するための電力伝送経路51とが 5

存在する。小信号伝送経路41は、FET42とFET43とから構成され、電力伝送経路51は、FET52とFET53とから構成されている。

(0022] 小信号伝送経験1において、FET42のドレイン(D) はコイル1を介してフンテナ10に接続し、FET42のゲートは一方のゲート端子aに接続している。FET43のゲートは他方のゲート端子bに接続し、FET43のドレイン(D) は接地されている。FET42及びFET43のソース(S)は、小信号増幅器に進なる小信号出力端子cにコイル12を介して接続されている。また、電力伝送経路1において、FET52のドレイン

(D) はアンテナ10に接続し、FET53のドレイン

(D) は接地されている。FET52のゲートは他方のゲート端子bに接続している。FET53のゲートは一方のゲート端子bに接続している。FET52及びFET53のゲートは一方のゲート端子aに接続している。FET52及びFET53の「一ス(S)は、電力増幅器に達なる電力入力端子dにコイル43を介して接続されている。

コイル3を770 Legace 47、 17 (0023) 全FETのゲートに加える切り換え電圧 は、オン時0V,オフ時-3Vである。名FETのしき い値電圧Vthは、FET42,FET53がVth=-0.8 V,FET43,FET53がVth=-2.4 Vである。名F ETのゲート傾は、FET42:1400μm,FET43:20 0μm,FET52:1000μm,FET53:200μmである。名1,L2,L3のワイヤボンドのインダクタンス成分で約0.8 nHである。

【0024】図4、図5に図3におけるFETスイッチの回路特性を示す。図4は、FET44、33がオン、FE T43、32がオフの状態、つまり小信号伝送経路41がオン 状態の場合の挿入損失とアイソレーシェンと を積結に関 放数をとって示したグラフである。また、図5は、FE T43、52がオン、FET42、53がオフの状態、つまり電 方伝送経路51がオン状態の場合の挿入損失とアイソレーシェンとを横軸に周波数をとって示したグラフである。

経路41がオン状態では、挿入横失が0.55d B、アイソレーションが31d Bであり、電力伝送経路51がオン状態では、挿入横失が0.65d B、アイソレーションが24d Bである。また、Pld B(1d B Compression)は25.4dBのであり、使れた特性が得られる。

【0025】なお、上述の各実施例におけるソース (S),ドレイン(D)は逆にしても同様の効果を奏す

[0026]

② (発明の効果)以上のように、本祭明のFETスイッチでは、各伝送経路においてFETの回路構成が異なっているか、及び/または各伝送経路を構成するFETの特性が異なっているので、各伝送経路を伝送される信号に対して最適の特性を得たせることができる。この結果、本祭明のFETスイッチでは、アンプ、ミキサ等のデバイスに一体化させても、優れたスイッチイング特性を発揮できる。

【図面の簡単な説明】

【図1】本発明の一実施例のFETスイッテの構成図で

20 ある。 【図 2】本発明の他の実施例のFETスイッテの構成図

である。 【図3】本発明の更に他の実施例のFETスイッテの様 成図である。

(図4) 図3における回路特性を示すグラフである。

【図5】 図3における回路特性を示すグラフである。

【図6】 従来のFETスイッチの構成図である。

[図7] 従来の他のFETスイッチの構成図である。 [符号の説明]


0 1,21,41 小信号伝送経路

2, 3, 22, 42, 43 小信号伝送経路のFET 10 アンテナ

11, 21, 41 電力伝送経路

12, 13, 14, 32, 33, 52, 53 電力伝送経路のFET

(図1)



. [図2]

